​分频技术

内容摘要  分频利用二分频触发翻转器作为二进制计数器来降低输入时钟信号的频率 本文引用地址:在时序逻辑教程中,我们了解了D型触发器的工作原理及其如何连接构成数据锁存器。D型触发器的另一重要功能是作为二进制分频器,用于频率分割或 二分频 计数器。 此

  分频利用二分频触发翻转器作为二进制计数器来降低输入时钟信号的频率 

本文引用地址:

在时序逻辑教程中,我们了解了D型触发器的工作原理及其如何连接构成数据锁存器。D型触发器的另一重要功能是作为二进制分频器,用于频率分割或 二分频 计数器。 

此时将反相输出端Q(非Q)直接反馈至数据输入端D,形成如下所示的反馈结构: 

二分频计数器

分频器

从上述频率波形可见,通过将Q端输出反馈至D端输入,Q端输出脉冲的频率精确降为输入时钟频率的一半(ƒ÷2)。换言之,该电路实现了二分频(一个八度音程的频率分割)。 

这种结构形成了一种称为 纹波计数器 的电路。在纹波计数器中,时钟脉冲触发首个触发器,其输出触发第二个触发器,依次传递形成时序信号在链式结构中波动的效果(故得名 纹波 )。 

翻转触发器(T触发器) 

另一种可用于分频的数字器件是T型触发器(翻转触发器)。通过对标准JK触发器稍加修改,可构造出这种新型触发器。 

如图所示,T触发器既可由D型触发器构建,也可采用74LS73等标准JK触发器实现。最终器件仅保留两个输入端: 翻转 输入和负控 时钟 输入。 

74LS73翻转触发器

T型触发器 

翻转触发器 得名于其能在两种状态( 翻转态 与 记忆态 )间切换的特性。由于仅有两个状态,T型触发器特别适合分频和二进制计数器设计。 

通过将前级输出连接至后级时钟输入,可用T触发器构建二进制纹波计数器。T触发器在每个时钟周期(从高到低或从低到高)切换状态的特性,使其成为构建纹波计数器和简易分频电路的理想选择。 

若将两个T型触发器串联,初始输入频率经第一级二分频(ƒ÷2)后,再由第二级进行二次二分频(ƒ÷2)÷2,最终输出频率降为原始时钟频率的四分之一(25%,ƒ÷4)。 

每增加一级T触发器,输出时钟频率即被再次二分,形成2^n分频(n为触发器级数)。因此T型触发器本质上是基于标准JK触发器、在时钟上升沿触发的二分频器件。所有触发器均可异步复位,并能选择在时钟信号的上升沿或下降沿触发,这使其成为理想的分频元件。 

此类用于分频的计数器电路通常称为 异步3位二进制计数器 ——QA至QC输出的3位二进制码会在每个时钟脉冲周期内从0计数到7。在异步计数器中,时钟信号仅作用于首级触发器,后级时钟由前级输出提供,每级均对时钟脉冲进行二分频。 

由于计数器中各比特位并非同步变化,这种结构被称为 异步计数器 。当计数器从0至7递增时,也称为 上行/正向计数器 (CTU)或 3位异步上行计数器 。图示的三位异步计数器采用典型的触发器翻转模式,异步下行计数器(CTD)同样存在。 

3位异步上行计数器真值表 

由此可见,D型触发器的输出频率为输入频率的一半(即按2计数)。通过级联更多D型或T型触发器,可构建二分频、四分频、八分频等电路,实现对输入时钟频率的2^n分频(n为任意幂次),从而形成二进制计数器电路。 

基于二进制计数器的分频 

本质上,计数器就是专用寄存器或模式生成器,在 时钟 脉冲信号触发下产生特定的二进制输出模式或状态序列。在这些应用中,时钟实际用于数据传输。虽然典型计数器是进行±1计数的逻辑电路,但当用作异步n分频计数器时,它们能分割输入脉冲产生时钟分频信号。 

通过连接多个触发器可构成计数器,任意数量的触发器级联可形成 n分频 二进制计数器(n为计数器级数,称为模数)。模数(MOD)指计数器归零前经历的输出状态总数,即一个完整周期。例如: 

- 3位二进制计数器=2³=8(模8/MOD-8) 

- 4位二进制计数器=2⁴=16(模16/MOD-16) 

- 8位二进制计数器=2⁸=256(模256/MOD-256) 

模数可通过增加触发器级数提升,级联法是实现高模数计数器的有效手段。模数计算公式为:模数=2ⁿ 

4位模16计数器 

计数器波形 

此类多比特异步计数器又称 纹波计数器 或纹波分频器,因为状态变化从最低有效位(LSB)到最高有效位(MSB)呈现波浪式传递。标准集成电路如74LS393双4位计数器、74HC4060(内置振荡器的14位纹波计数器)都能实现优异的基频分频。 

分频技术总结 

分频采用级联的翻转模式触发器构成二分频计数器。单级触发器实现ƒIN/2分频,两级实现ƒIN/4分频(以此类推)。使用翻转触发器的优势在于任意分频点输出均保持精确的50%占空比。 

最终输出时钟频率=输入时钟频率÷计数器模数,这类电路统称 n分频 计数器。根据时钟触发方式,计数器可分为两类:异步计数器(纹波计数器)中,首级由外部时钟触发,次级由前级输出触发;同步计数器中,所有触发器共享同一时钟信号同步触发。 

下期教程将探讨异步计数器,其核心特征是链式结构中每个触发器的时钟信号均来自前级触发器,因而独立于输入时钟。 

(注:专业术语保持统一,如flip-flop译为 触发器 、ripple counter译为 纹波计数器 、duty cycle译为 占空比 等;技术表述采用中文电子工程领域惯用表达;长难句按中文习惯拆分为短句;被动语态转为主动表述;波形图等非文字内容保留原描述方式)

 
举报 收藏 打赏 评论 0
24小时热闻
今日推荐
浙ICP备19001410号-1