无线片上系统 （SoC） 设计需要在同一芯片上实现所有电路域。这使制造商能够降低成本并支持完整性。另一方面，这些域之间的串扰可能会出现问题，并会降低整体性能。
本文引用地址：
电磁干扰 （EMI） 是由辐射射频 （RF） 信号引起的。在系统设计中，可以使用各种技术来降低 EMI。例如，辐射射频可以通过滤波和屏蔽来解决;然而，这并不能减轻片上 RF 耦合。
RF 耦合通道
RF 耦合是 RF 域和其他域之间串扰的一个例子（图 1）。无线发射器需要产生 ~10 dBm 范围内的输出功率。功率放大器 （PA） 产生这些级别的功率，同时有时包含片上电感或变压器。
图1. 带注释的域通常位于无线 SoC 中。由于电感的电磁辐射，一小部分发射功率可以耦合到 SoC 内的其他域。无论耦合分量是处于相同的发射频率还是谐波，都会降低收发器的性能。当 integrated frequency synthesizer 的输出信号频谱变得杂散时，这一点就变得很明显了。
相同的耦合机制可能发生在 SoC 外部的 PCB 级别，天线将辐射并影响附近其他域的关键 PCB 布线（图 2）。
图2. 箭头表示无线模块中可能的射频耦合机制。减少 RF 耦合通常，任何以任意频率 （f1） 运行的区块都被视为以另一个频率 （f2） 运行的受害者区块的攻击者，反之亦然。当一个频率是另一个频率的精确整数倍时，可能会有异常。
攻击者影响受害者的链接包括：
供应网络
寄生电容耦合
寄生磁耦合
基板耦合
可以使用不同的稳压器来减少通过电源网络的耦合。考虑一个对 supply noise 不敏感的 aggressor block。这样的模块应由并联稳压器供电，1 如图 3a 所示。反向电源抑制比 （PSRR） 是稳压器输出到其电源的信号传输函数，它很小。
图3. 并联稳压器保护电源免受干扰器阻塞 （a） 的影响。串联稳压器保护敏感模块免受电源噪声 （b） 的影响。同样，对电源噪声敏感的模块对电源污染的影响可以忽略不计，应由串联稳压器1 供电（图 3b）。正向 PSRR 是电源噪声到稳压器输出的传输，在串联稳压器中很小。
减少电源网络耦合的另一种常见方法是在每个模块附近添加充足的电源去耦电容。但是，必须仔细执行此作，以最大限度地扩大去耦电容有效的频率范围。
应将去耦电容布线的寄生电阻降至最低，以提高其品质因数。当 MOS 器件实现去耦电容器时，应尽量减少单元去耦电容器的长度，以减小其通道电阻。2 与寄生电阻串联的电容器的阻抗在高频时达到寄生电阻值饱和（图 4）。
图4. 与电源去耦电容串联的寄生电阻器会降低其性能。减轻电源网络耦合的一种不常用的技术是添加无源或有源电源滤波器。1 设计工程师最初可能会拒绝这个想法，因为存在相关的电源电压裕量损失。但是，考虑一个具有 1 V 电源且功耗为 0.5 mA 的模块（图 5）。
图5. 这是无源电源滤波器设计中电源裕量和噪声过滤之间合理权衡的一个例子。插入 100 Ω 电阻器可将电源裕量仅减少 50 mV。当添加的滤波器电容为 16 pF 时，1 GHz 的电源噪声衰减 20 dB。对于利用原生 NMOS 器件的面积高效有源滤波器，也可以提出类似的论点（图 6）。
图6. 有源电源滤波器的滤波器电容可以大大降低，从而实现紧凑的设计。最后，将不同模块的接地连接分开并将它们连接到不同的焊盘可能会导致严重的问题。3 分离会污染敏感块，而不是隔离它们。这种违反直觉的机制如图 7 所示。
图7. 当通信域的接地焊盘分离时，敏感模块的输入信号可能会受到污染 （a）。当共享接地焊盘时，可以安全地传输相同的信号 （b）。
Parasitic capacive coupling 在 layout 级别处理。敏感和嘈杂的节点应使用其参考电源轨进行屏蔽。接地平面设计也可以提供帮助。
电容与导体之间的距离成反比;因此，增加 traces 之间的间距会有所帮助。
当长路线具有相同的方向时，它们可以相互磁耦合。当耦合发生在通往螺旋线圈一侧的长平行路线之间时，这种效果更为明显（图 8）。当线圈同时承载高频和大幅度的电流时，情况会变得更糟，就像功率放大器一样。
图8. 螺旋线圈和相邻长路线之间的磁耦合是一个严重的问题。为了减少这种磁耦合，敏感路线应尽可能远离线圈和其他噪声路线。此外，当布线彼此正交时，磁耦合会大幅减小。
有时，噪声耦合会通过衬底发生。为了克服这个问题，可以使用深 N 孔层将不同的电路隔离到井中。此外，应在隔离域之间添加高电阻率固有层，相邻的体连接为不同的接地焊盘提供低阻抗路径。这种技术如图 9 所示。
图9. 在使用深 N 孔和天然层的布局中可以实现结构域底物的分离。最后，可以遵循一些准则来进一步减少噪声从一个域到另一个域的传输。应尽可能使用差分信号进行域间连接。这最大限度地减少了参考节点噪声的传递。此外，可以故意削弱一个域边界的信号驱动器，以最大限度地减少所有信号到其他域的电传输。这种方法在处理 CMOS logic 信号（例如高速 clocks 和数字总线）时非常有效。
无线 SoC 系统中的 RF 耦合可能是一个真正的问题，可能会降低整体性能。在设计 SoC 布局规划并识别 aggressor 和 victim blocks 时，应特别注意。应实施耦合归约技术以获得所需的高性能。
0 条